7 ноября 2016 Университет ИТМО

Санкт-Петербург, Биржевая линия В.О. 14, ауд. 358

кафедра Вычислительной техники

Семинар MIPSfpga и Connected MCU

О СЕМИНАРЕ

7 ноября 2016 г. в Университете ИТМО пройдет семинар, посвященный применению процессорного ядра MIPSfpga при реализации образовательных программ и проектов в области проектирования встроенных систем и систем на кристалле. Семинар проводится в рамках серии мероприятий компании Imagination Technologies по продвижению вычислительной архитектуры MIPS на российском рынке приборостроения, микроэлектроники и образования.


MIPS – одна из наиболее известных и применяемых процессорных архитектур, в полной мере реализующая принципы конвейеризации и RISC в вычислительной технике. Многие ключевые игроки рынка микроэлектроники выпускают процессоры, микроконтроллеры и системы на кристалле со встроенными ядрами MIPS. В России архитектура MIPS используется в процессорах Baikal-T1.

Юрий Панчул [ведущий семинара]

Инженер, получил известность в области автоматизации электронного дизайна как главный технолог компании C Level Design (Силиконовая Долина). В настоящее время - инженер по проектированию и верификации схемотехники в команде разработчиков микропроцессорного ядра MIPS I6400 (MIPS Business Unit - отделение британской компании Imagination Technologies, известной своими графическими процессорами, которые стоят в Apple iPhone и iPad, Google Glass, Samsung Galaxy и других популярных устройствах).

MIPSfpga

MIPSfpga – версия промышленного процессорного ядра MIPS microAptiv UP, бесплатно лицензируемая для университетов и предоставляемая им в исходных текстах. Студенты и исследователи видят именно тот RTL-код, который используется как основа серийно выпускаемых микросхем микроконтроллеров Microchip PIC32MZ и процессорного ядра платформы для «интернета вещей» – Samsung Artik 1.

Задача семинара

Задачей семинара MIPSfpga и Connected MCU является популяризация архитектуры MIPS и образовательного продукта MIPSfpga в широких слоях настоящих и будущих разработчиков электроники, представление экосистемы проектирования на базе MIPSfpga и формирование устойчивого сообщества преподавателей и инженеров, развивающих технологию MIPS в России.

ПрограммаСЕМИНАРА

Понедельник 07 ноября, 2016

9:30AM

Регистрация участников

 9:30 - 9:45

10:00AM

Открытие семинара

 10:00 - 10:45

Презентации образовательных инициатив Imagination Technologies и партнеров компании. Презентация учебника Дэвида Харриса и Сары Харрис «Цифровая схемотехника и архитектура компьютера».

Выдержки из материалов семинара Nanometer ASIC, подготовленного Чарльзом Данчеком, преподавателем University of California Santa Cruz Extension Silicon Valley. Описание пакета MIPSfpga.

Избранные слайды из курса Connected MCU. Введение в использование микроконтроллеров, организация параллельности на одном процессоре, использование прерываний, таймеров, конечных автоматов реализованных в софтвере. Введение в RTOS и лабораторное занятие с использованием операционной системы FreeRTOS.

10:45

Перерыв

 10:45 - 11:00PM

 
11:00

Обзор микроархитектурных решений процессорных ядер, оптимизированных для различных уровней производительности и энергопотребления

 11:00 - 13:00

Базовая конвейереная организация процессора.

Аппаратная поддержка многопоточности Два варианта многопоточности на примерах MIPS interAptiv и MIPS I6400.

Суперскалярные процессоры.

Введение в кэши.

Многоядерные системы.

Многокластерные, некогерентные и гетерогентные системы Идея для студенческого проекта: некогерентная сеть из процессорных ядер MIPSfpga.

13:00

Обед

 13:00 - 14:00PM

 
14:00

MIPSfpga - введение

 14:00 - 14:15

MIPSfpga — это пакет, который содержит процессорное ядро в исходниках на Verilog, которое можно менять, добавлять новые инструкции, строить многопроцессорные системы, менять одновременно программы и аппаратуру.

Сравнение MIPSfpga с Xilinx/ARM Zynq 7000, ARM Design Start, Xilinx MicroBlaze, Xilinx PicoBlaze, Altera NIOS II, RISC/V, OpenRISC, ARM-compatible Amber, OpenSPARC / UltraSPARC T1/T2, LEON4

14:15

Описание структуры MIPSfpga+ - варианта MIPSfpga.

 14:15 - 14:45

Внешняя оболочка для синтеза, зависимая от платы.

Структура системы из процессорного ядра, контроллера памяти и периферийных устройств ввода-вывода AHB-Lite как пример параллельной шины, которая применяется для соединения компонентов систем на кристалле.

Периферийное устройство - датчик освещения SPI как пример последовательной шины, которая применяется для соединения между различными микросхемами.

Описание загрузки программы в синтезированную систему через UART UART как пример последовательной шины, которую можно применять для соединения платы с компьютером.

Добавление новых инструкций в процессор с помощью интерфейса CorExtend / UDI (User-Defined Instructions)

14:45

Демонстрации MIPSfpga

 14:45 - 15:00

Демонстрация симуляции системы MIPSfpga, работы среды тестирования и анализа временных диаграмм. Используемые симуляторы: ModelSim и Icarus Verilog.

Демонстрация синтеза системы, компиляции примеров программ, конфигурация платы ПЛИС синтезированной системой, загрузка программы в синтезированную систему и совместная работа всех компонент. Работа с программами Xilinx Vivado и Altera Quartus II для логического синтеза, размещения и трассировки.

Конфигурация плат Digilent Nexys4 DDR и Terasic DE0-CV. Использование среды разработки Codescape.

15:00

Перерыв

 15:00 - 15:15

 
15:15

Практическая сессия

 15:15 - 17:00

Лабораторная работа 1. Работа системы на кристалле на базе MIPSfpga с подключенным датчиком освещения.

Лабораторная работа 2. Наблюдение работы кэша в MIPSfpga.

Лабораторная работа 3. Наблюдение работы байпасов конвейера в MIPSfpga.

ОРГАНИЗАТОРЫ

  • Семинар MIPSfpga и Connected MCU
  • Место проведения

    Санкт-Петербург, Биржевая линия, д. 14, лит. А, Университет ИТМО,
    ауд.358 (презентационная сессия и лабораторный тренинг)

  • Электронная почта

    seminar-itmo-mipsfpga@silicon-russia.com